硬件数据库/杂项/计算机术语缩写释义

缩写	全称	参考翻译	简介
$	Cache	缓存	见维基百科：缓存
ACE	Asynchronous Compute Engines	异步计算引擎	（待补充）
AGU	Address Generation Unit	地址生成单元	使CPU访问主存储器的单元，并用于减少执行指令所需的CPU周期数
APU	Accelerated Processing Unit	加速处理器	泛指集成了图形处理核心的AMD处理器
ALU	Arithmetic Logic Unit	算术逻辑单元	专门执行算术和逻辑运算的数字电路的基本单元
BTB	Branch Target Buffer	分支目标缓冲区	（待补充）
CCD	CPU Compute Die	处理器运算区域	CPU运算区域（术语多用于AMD研发的CPU里）
CCX	CPU Compute Complex	处理器运算中心	同上，代指整个CPU的核心区域
CU	Compute Unit	（图形）运算单元	图形设备里的一组或多组执行图形运算的基本单元（术语多用于AMD研发的图形设备里）
CUDA	Compute Unified Device Architecture	统一计算设备架构	NVIDIA公司研发的专用于图形设备的并行运算平台（采用C语言编写）
DPU	Dispatch Unit	调度处理单元	（待补充）
DMA	Direct Memory Access	直接内存访问	……允许某些电脑内部的硬件子系统，可以独立地直接读写系统内存，而不需中央处理器介入处理
DMI	Direct Media Interface	直接媒体接口	Intel现采用的CPU与主板芯片组连接的接口协议之一，使用了PCIe传输协议。
EU	Execution Unit	（图形）处理单元	与CU类似的处理单元，术语多用于Intel或Apple研发的CPU里
FCH	Fusion Controller Hub	聚合式控制器	AMD的部分CPU上面的类似于南桥的芯片，用于与CPU进行数据传输并提供各类硬件接口等功能
FinFET	Fin Field-effect Transistor	鳍式场效晶体管	……一种新的互补式金氧半导体晶体管，可以改善电路控制并减少漏电流，缩短晶体管的闸长
FIVR	Full Integrated Voltage Regulator	全集成电压调节器	（待补充）
FMA	Fused Multiply-Add	积和熔加运算	……可以在同一条指令里同时执行加法和乘法运算
FPU	Floating Point Unit	浮点数运算单元	专门执行浮点数运算的单元
HWS	Hardware Scheduler	硬件调度器	（待补充）
GMI	Global Memory Interconnect	全局内存互联	（待补充）
GNA	Gaussian Neural Accelerator	高斯神经网络加速器	（待补充）
GPC	Graphics Processing Cluster	图形计算单元集群	由多组TPC和光栅处理引擎（Raster Engine）集合而成的集群
GPP	General Purpose Port	通用接口	主板芯片组上的任意非用于连接CPU和芯片组或是连接显卡的PCIe通道。
GPR	General Purpose Register	通用寄存器	（待补充）
IPU	Image Processing Unit	图像处理器	（待补充）
ISA	Instruction Set Architecture	指令集架构	（待补充）
LD/ST	Load/Store Unit	加载/储存单元	（待补充）
LLC	Last Level Cache	最后一级缓存	见维基百科：缓存，即多层缓存内的最后一层，一般为三级缓存。
OPI	On-package Interconnect	封装互联	（待补充）
PCH	Platform Controller Hub	平台路径控制器	Intel的部分CPU上面的类似于南桥的芯片，用于与CPU进行数据传输并提供各类硬件接口等功能
PHY	Physical Layer	物理层	见维基百科：物理层
RB	Render Backend	渲染后端	包含了ROP和缓存区的图形后处理（Post-processing）单元
ROP	Render Output Unit	渲染输出单元	……负责游戏中的光线和反射运算的单元
RT	Ray Tracing	光线追踪	……是三维计算机图形学中的特殊渲染算法，追踪光线从来源开始照射到物体上，再由物体反射的光线“路径”
SFU	Special Function Unit	特别功能单元	执行超越运算的单元，如sin、cos、倒数和平方根。
SIMD	Single Instruction, Multiple Data	单指令流多数据流	……采用一个控制器来控制多个处理器，同时对一组数据（又称“数据向量”）中的每一个分别执行相同的操作
SM	Stream Multiprocessor	流式多处理器	由CUDA核心与一些附加处理单元组成的图形计算单元
SMU	System Management Unit	系统处理单元	（待补充）
TFU	Texture Filter Unit	纹理过滤单元	（待补充）
TLB	Translation Lookaside Buffer	转译后备缓冲器	（待补充）
TPC	Texture Processing Cluster	纹理计算单元集群	由多组SM和多边形渲染引擎（Polymorph Engine）集合而成的集群
TMU	Texture Mapping Unit	纹理映射单元	……能够旋转，调整大小和扭曲位图图像（执行纹理采样）
UMI	Unified Media Interface	统一媒体接口	AMD部分APU芯片组上的用于连接南桥和北桥的PCIe通道，现已弃用。
VLIW	Very Long Instruction Word	超长指令字	……指的是一种被设计为可以利用指令级并行（ILP）优势的CPU体系结构。
WGP	Workgroup Processor	工作组处理器	由2个图形运算单元组成的集群